xv From the Old to the New xvii Acknowledgments xxi 1 Verilog – A Tutorial Introduction 1 Getting Started 2 A Structural Description 2 Simulating the binary To ESeg Driver 4 Creating Ports For the Module 7 Creating a Testbench For a Module 8 11 Behavioral Modeling of Combinational Circuits Procedural Models 12 Rules for Synthesizing Combinational Circuits 13 14 Procedural Modeling of Clocked Sequential Circuits Modeling Finite State Machines 15 Rules for Synthesizing Sequential Systems 18 Non-Blocking Assignment ("
ซื้อ eBook เล่มนี้และรับฟรีอีก 1 เล่ม!
ภาษา อังกฤษ ● รูป PDF ● ISBN 9780306476662 ● สำนักพิมพ์ Springer US ● การตีพิมพ์ 2007 ● ที่สามารถดาวน์โหลดได้ 3 ครั้ง ● เงินตรา EUR ● ID 6357614 ● ป้องกันการคัดลอก Adobe DRM
ต้องใช้เครื่องอ่านหนังสืออิเล็กทรอนิกส์ที่มีความสามารถ DRM